（原标题：HBM股联社，太难了）
公众号记得加星标，第一时间看推送不会错过。
来 源 ： 内容 编译自 semiengineering 。
高带宽内存（HBM）作为人工智能的关键推动因素，处于多项技术发展的前沿，但它也是最难制造的模块之一。领先的HBM器件制造商和代工厂必须同时应对多层芯片堆叠、芯片翘曲以及产品生命周期从两年缩短至一年等诸多挑战。
但或许最严峻的挑战来自于硅通孔（TSV）和微凸点尺寸及间距的不断缩小，它们的良率取决于每一代高带宽存储器缺陷的快速检出。随着数千个互连线必须完美加工，缺陷数量也随之激增。这些趋势正将检测工具推向极限。
布鲁克公司X射线部门全球应用和销售经理Alex Tokar表示：“小凸起才是问题所在，而不是大凸起。X射线成像可以检查凸起以及凸起下方的金属化层是否存在缺陷和不一致之处。”
HBM 利用更多的数据路径来实现所需的高带宽，但其凸点间距却比倒装芯片封装中的传统球栅阵列 (BGA) 小得多。对于当前一代器件，HBM3E 的凸点间距为 30 至 20 微米，而 HBM4 的凸点间距很可能缩小到 10 微米。“HBM 是推动微缩的关键技术。对于 HBM4，一些客户正在转向仅 10 微米的凸点高度，” Onto Innovation检测产品产品营销主管 Damon Tsai 表示。
铜凸点尺寸缩减的挑战
为了在单片晶圆的高度范围内堆叠16个芯片，每片晶圆的背面必须大幅减薄，薄至20微米。生产过程中采用背面检测技术，以确保300毫米晶圆的平整度。与此同时，三大HBM芯片制造商——SK海力士、三星和美光——正在评估向混合键合技术的必然转变。
蔡先生表示：“我们认为所谓的混合-混合键合是实现从微凸点到混合键合过渡的一种可能方式。在这种方式中，两片晶圆采用混合键合，从而获得互连线更短、信号延迟更低的优势，而下一层级则采用微凸点技术。”
蔡指出，随着晶圆厚度进一步减薄，翘曲问题日益严重。“HBM公司开始考虑晶圆间键合股联社，因为减薄后，晶圆级的处理比芯片级的处理要容易得多。”
另一个影响凸点良率、可靠性和性能的负面因素是凸点高度不一致（共面性差），这可能是由于电镀不均匀和工艺偏差造成的。同时，共面性差会影响周围区域，导致机械应力、互连疲劳或热循环失效。制造过程中未被检测到的潜在缺陷会导致接触不良，从而降低信号完整性、供电能力和可靠性。这种错位会导致倒装芯片键合过程中出现开路和短路。
鉴于这些挑战的广泛性，集成电路制造商通常专注于在电镀步骤之后、回流焊步骤之前识别问题（见图 1）。在铜锡盖电镀之后，共焦激光检测优于白光检测，因为粗糙金属表面的反射会造成测量噪声。
利用多台不同角度的相机进行拍摄，有助于构建3D凸点图像。“在先进封装领域，器件的横向布局已经持续了很长时间，”某测试与测量公司研发总监John Hoffman表示，“现在，垂直方向也面临着挑战。因此股联社，相关的指标与通孔和凸点的质量和尺寸，以及堆叠方式密切相关。”
Hoffman说：“采用堆叠工艺时，共面性至关重要，因此必须严格控制平面度。客户在将一个器件堆叠到另一个器件之上时，对功能的要求也各不相同。所以在开发工艺时，他们会评估‘我是否必须测量每个部件，检查翘曲情况并将这些信息汇总起来，还是可以进行足够精确的控制，确保部件真正平整？’”
此外，灵活性对于适应不同的研发阶段以及实现大批量生产至关重要。“灵活的模具可以提供零件的轮廓，”霍夫曼说。“一些客户希望匹配不同零件的曲率，以便成功进行模具堆叠。”
为什么 HBM 的制造如此困难？
近几个月来，SK 海力士、三星和美光等厂商都经历了 HBM 需求的飙升。这些模块被放置在数据服务器中 AI 处理器 (XPU) 或 ASIC 芯片的边缘。由于物理边缘空间有限，HBM 制造商必须堆叠多个 DRAM——包括逻辑基极控制器在内，总共 16 层，而 HBM4 的层数可能增加到 20 层。
为了便于制造集成，JEDEC 标准将 HBM4 内存模块的总高度限制在 775 微米以内，这大致相当于一块优质硅晶圆的厚度。TSV 和铜微凸点将器件垂直互连至专用中介层，从而实现远超 DDR4 和 GDDR5 等内存的带宽。
微凸点在构建HBM结构中起着至关重要的作用，它们既是芯片之间的互连，也是芯片与中介层或基板之间的互连。这些凸点需要高度均匀、对准正确且无缺陷。微凸点还有助于多芯片堆叠中的散热，因此，能够组装更密集、更小的凸点也有助于提高HBM模块的散热性能。
为了在竞争激烈的HBM市场中获得可接受的良率，芯片制造商正在优化3D检测方法，以发现诸如空洞、焊盘对准不良和焊料挤出等关键缺陷。采用激光三角测量法的自动光学检测（AOI）可以提供凸点高度和共面性测量数据，而X射线检测工具则非常适合测量隐藏的凸点特征。同样，声学检测工具也在积极改进，以识别金属互连中的任何空洞，这在微凸点、重分布层和其他互连中是一个日益严重的问题。
此类缺陷可能出现在连接堆叠芯片的数千个铜微凸点中的任何位置，并且在回流焊或热压键合 (TCB) 步骤之后，这些微凸点的检测难度会大大增加。三星和美光都采用非导电薄膜热压键合 (TC-NCF) 来键合微凸点，而 SK 海力士则采用回流焊注塑成型底部填充 (MR-MUF) 方法。
大规模回流焊是最成熟且成本最低的焊料流动方式。通常情况下，只要条件允许，都会采用大规模回流焊。热压焊和反向激光辅助键合（R-LAB）都是对传统大规模回流焊工艺的改进，能够更好地控制芯片间以及封装内部的翘曲。由于热压焊（TCB）采用高压高温工艺，其可扩展性可能不如大规模回流焊-大规模焊接（MR-MUF）工艺。
对于混合键合微凸点（HBM）而言，在可接受的时间范围内表征和消除缺陷需要强大的信息收集能力，而这只有结合人类专业知识和人工智能数据处理才能实现。此外，混合键合和微凸点之间的关键选择也至关重要，这使得HBM在制造高良率电连接方面真正达到了技术极限。
随着混合键合技术在焊盘互连中的应用，互连密度显著提高，晶圆上的误差容限也随之降低，检测铜-铜焊盘界面处的颗粒或微孔隙成为一项挑战。未被检测到的空隙会导致开路，造成良率下降，极端情况下甚至会导致晶圆破损。
“目前的声学技术对孔隙尺寸的灵敏度仅限于≥10μm，且需要浸入水中，这会增加晶圆键合污染、分层和腐蚀的风险，”安拓创新公司的蔡先生表示。该公司正在客户现场测试一种无需浸入式光声解决方案，旨在检测更小的孔隙，同时避免浸入水中带来的风险。
凸点技术的成本低于混合键合技术，但前提是当凸点尺寸缩小到20微米以下时，良率能够保持稳定。微凸点面临间距限制，尤其是在10微米以下时，这是由于电镀均匀性和焊料回流焊性能不稳定等问题造成的。
从铜柱凸点制造到混合键合的过渡取决于凸点尺寸缩小带来的限制，以及前端晶圆键合的易实现性。“由于一些存储器制造商也具备前端制造能力，因此对他们来说，晶圆键合的实施难度比其他公司要小，”蔡补充道。
结论
随着向 HBM4 的过渡，芯片制造商面临着诸多挑战，包括将铜微凸点缩小到 10 微米尺寸、决定何时以及如何从微凸点迁移到混合键合，以及选择最佳方法来分析来自自动化检测方法的大量数据流。
微凸点存在多种缺陷，包括焊盘错位、焊料颈缩、焊头凹陷和局部裂纹。检测和控制芯片之间以及芯片与基板之间数千个微凸点的最大挑战在于，需要在合理的时间范围内分析数千张图像。焊料挤出和空洞等缺陷需要追溯到其源头，以便在制造过程中快速预防。
A*STAR 研究人员提出了以下补救措施：
1、焊锡挤出缺陷的产生是由于焊膏用量过多、回流焊温度曲线不当或阻焊层覆盖不足造成的。制造商应优化焊膏用量控制，调整回流焊温度曲线，并确保阻焊层覆盖良好。
2、焊盘错位缺陷是由于芯片贴装过程中对准不当、PCB翘曲或钢网设计误差造成的。制造商应采用高精度贴装技术，确保组装过程中PCB的平整度，并使用精确的钢网对准来保证焊料沉积的一致性。
随着 HBM 供应商向 HBM4 过渡，从开发到批量生产，建立分析框架和检测方法来检测无数的凸点缺陷和缺陷模式，对于生产高良率模块至关重要。
https://semiengineering.com/hbm-leads-the-way-to-defect-free-bumps/
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4223期内容，欢迎关注。
加星标第一时间看推送，小号防走丢
求推荐股联社
升富配资提示：文章来自网络，不代表本站观点。
